Monatsarchiv: Juni 2014

Verfeinerungen am Design

So langsam geht es weiter mit der Steckschweinentwicklung. Die Timingprobleme mit dem VDP bedürfen einer eingehenden Prüfung und Messung, um genau zu verstehen, wo was nicht passt. Unsere Ideen mit Puffern und/oder versetzten Taktsignalen, um den VDP früher „kommen“ zu … Weiterlesen

Veröffentlicht unter adressdekoder, gal, hold time violation, timing, UART | Kommentar hinterlassen

Von Hummeln und Puffern

Nach dem VCFe ist erstmal nicht viel aktive Entwicklung passiert.Vielmehr haben wir die Erkenntnis, dass wir ein grundsätzliches Timing-Problem haben (danke nochmal an Udo Möller) ein klein wenig sacken lassen.Im Grunde genommen ist es so, wie es sich aus dem … Weiterlesen

Veröffentlicht unter hold time violation, platinen, timing, vcfe, wdc | Kommentar hinterlassen