Repository-Aktivität- +fix mkdir, broken by fsinfo 22. September 2017
- +fix basic ram clash, start at $0800 +fix zp clash +fix lower memory clash 22. September 2017
- +impr. write 21. September 2017
- +prepare fsinfo stuff 21. September 2017
- +fix fat2 update 21. September 2017
- +fix erase dir, 1 block too much 21. September 2017
- +impl. erase dir 21. September 2017
- +fix last access time +fix erase all dir entries 21. September 2017
- leave with clean error code 20. September 2017
- 244 wiring 20. September 2017
Archiv der Kategorie: TTL
Logikanalyse
Auf dem VCFe 18.0 gab es Dank Nick Müller die Möglichkeit, das Steckschwein mal mit einem Logic Analyzer „für große Jungs“ zu untersuchen. Unsere USB-Logic-Analyzer sind zwar für vieles gut, aber um komplett Adress- und Datenbus sowie einschlägiger Steuerleitungen abzuhorchen, … Weiterlesen
Veröffentlicht unter adressdekoder, Allgemein, cpu, debugging, murphy, problem, ram, sram, TTL
Kommentar hinterlassen
WDC und kein Ende
In der letzten Zeit war es hier etwas still ums Steckschwein, was aber nicht als Indiz für Untätigkeit gelten soll.Hauptsächlich haben wir uns auf das Schreiben von Code konzentriert, die Shell wurde weiterentwickelt, etc. Darüberhinaus gab es erste Experimente mit … Weiterlesen
Veröffentlicht unter CMOS, CPLD, inkompatibel, TTL, wdc
Kommentar hinterlassen
