Category Archives: TTL

Logikanalyse

Posted on 1. May 2017 by

Auf dem VCFe 18.0 gab es Dank Nick Müller die Möglichkeit, das Steckschwein mal mit einem Logic Analyzer “für große Jungs” zu untersuchen. Unsere USB-Logic-Analyzer sind zwar für vieles gut, aber um komplett Adress- und Datenbus sowie einschlägiger Steuerleitungen abzuhorchen, … Continue reading →

Posted in adressdekoder, Allgemein, cpu, debugging, murphy, problem, ram, sram, TTL

WDC und kein Ende

Posted on 26. June 2015 by

In der letzten Zeit war es hier etwas still ums Steckschwein, was aber nicht als Indiz für Untätigkeit gelten soll. Hauptsächlich haben wir uns auf das Schreiben von Code konzentriert, die Shell wurde weiterentwickelt, etc. Darüberhinaus gab es erste Experimente … Continue reading →

Posted in CMOS, CPLD, inkompatibel, TTL, wdc